· Разработка и верификация цифровых устройств на основе ПЛИС (FPGA) для спутниковых систем связи.
· Участие во всем жизненном цикле проекта: от анализа требований и разработки архитектуры до реализации, отладки на стенде и сопровождения.
· Написание HDL-кода (Verilog, SystemVerilog, VHDL) для реализации алгоритмов ЦОС и различных интерфейсов.
· Создание тестового окружения, написание тестов.
· Взаимодействие со смежными командами: разработчиками программного обеспечения, схемотехниками, системными инженерами.
Обязательные требования:
· Высшее техническое образование (радиотехника, электроника, вычислительная техника, физика).
· Опыт разработки под ПЛИС от 3-х лет.
· Свободное владение одним из языков описания аппаратуры: Verilog, SystemVerilog, VHDL. Понимание и чтение кода на всех трёх языках.
· Опыт работы в САПР ISE и VIVADO.
· Опыт написания тестбенчей и верификации в среде ModelSim.
· Умение работать с осциллографом, анализатором протоколов и другим лабораторным оборудованием для отладки на плате.
· Понимание основ алгоритмов ЦОС.
Дополнительные требования (предпочтительные):
· Опыт работы с интерфейсами (DDR3, USB, Ethernet).
· Глубокие знания алгоритмов ЦОС (FFT, DDC, модуляция и т.д.). Владение MatLab для их отладки.
· Знание методологии верификации UVM.
График работы: полная занятость, 5/2.
Уровень заработной платы:
с опытом работы от 3-х до 5-ти лет – до 250 000 рублей в месяц до уплаты НДФЛ;
опыт работы свыше 5-ти лет – от 300 000 рублей, по результатам собеседования.